2026 年全国大学生嵌入式芯片与系统设计竞赛

作品设计报告

基于 Zynq 异构平台的软硬件协同数字基带频谱分析仪

FPGA 赛道 · 追芯



PYNQ-Z2 开发平台实物

摘　要

本作品针对无线通信数字基带 IQ 信号的实时频谱分析需求，基于 AMD Xilinx Zynq-7020（PYNQ-Z2）构建 PS/PL 异构协同的频谱分析原型。系统由 PS 端 Python 程序生成可调频率的数字 IQ 信号，借助 AXI DMA 注入 FPGA 可编程逻辑；PL 端串联 AXI4-Stream FIFO、实时汉明窗、8192 点 FFT IP 与峰值检测状态机，最终将峰值索引和幅值返回 PS 端。该架构解决了初期 DDS+FFT 方案遇到的控制灵活性不足与流式握手长路径问题。相较于回传 8192 个 32 位频域数据，硬件级峰值提取将单帧回传量由 32768 B 减少至 8 B，理论数据量比值为 4096:1。 100 MHz 设计条件、16 bit I/Q 数据及 8192 点 FFT，并给出 1.776 ms 的一次软件计时结果、10 MHz 测试信号对应 9.998 MHz 的频率估计值。本文依据原报告补充硬件接口、软件控制、实验边界与工程复盘，团队提供的 DeepSeek 协作记录整理协议排查、定点补码、工程文件归档及 SDR 架构选型四个案例，明确区分 AI 建议、团队决策与已有验证证据。

关键词：Zynq-7020；PYNQ-Z2；软硬件协同；AXI4-Stream；FFT；峰值检测；DeepSeek；工程验证

文档结构

章节	主要内容
第一部分　作品概述	功能与特性、应用领域、主要技术特点、性能指标、创新与设计流程
第二部分　系统组成及功能说明	PS/PL 数据链路、DMA、汉明窗、FFT、FIFO、峰值检测和 Python 软件
第三部分　完成情况及性能参数	开发板实物、RTL 仿真、板级测试、优化前后对照及资源评估
第四部分　总结	可扩展方向、研发心得、大模型协作与证据说明
第五部分　参考文献	标准、IP 核资料、信号处理与开发平台资料
附录 A / B	四个 DeepSeek 协作案例；工程技能包、目录规范与复现步骤

第一部分　作品概述

1.1 功能与特性

作品实现从可配置数字 IQ 信号生成、PS 到 PL 高速搬运、实时加窗和 FFT 变换，到频谱峰值检测与结果显示的完整处理流程。PS 使用 Python 调整输入频率和幅值，PL 承担流式高并行计算，避免为变更测试激励反复综合硬件工程。自研峰值检测模块以索引和幅值两项数据代替整帧频谱回传，体现数据侧特征提取思路。当前系统主要面向数字基带验证，尚未集成真实射频接收前端。

1.2 应用领域

作品适用于通信系统数字基带分析、SDR 算法验证、FPGA 信号处理实验教学以及数字接收机频谱检测原型研究。通过修改 PS 端数据生成逻辑，可构造不同频率和幅度的测试序列，为加窗、FFT、峰值定位等算法的正确性与硬件接口验证提供统一平台。未来可扩展用于多音信号、OFDM 和 QAM 等复杂波形研究，但当前性能数字来自单频基带测试，不应等同于相应复杂场景已经验证。

1.3 主要技术特点

① Zynq-7020 PS/PL 协同，ARM 运行 Python 与 PYNQ，FPGA 完成数据流运算。② AXI DMA MM2S/S2MM 双向传输。③ AXI4-Stream FIFO 缓解长 TREADY 组合路径与级间速率差异。④ Q15 定点实时汉明窗与流水线结构。⑤ Xilinx 8192 点 FFT IP 采用流式架构及块浮点配置。⑥ 峰值检测基于复数模平方比较和帧结束触发。⑦ Python 黄金模型与 RTL、板级测试构成多层验证链。

1.4 主要性能指标

指标项	报告给定值	证据及口径
数字 IQ 位宽	I / Q 各 16 bit	PS 程序将两路打包为 32 bit
FFT 长度	8192 点	FFT IP 设计配置与源程序 N=8192
工作时钟 / 标称速率	100 MHz / 100 MSPS	设计参数；持续吞吐率需单独测试
频点估计	9.998 MHz	10 MHz 单频测试，来自原板测
处理时间	1.776 ms	一次 Python DMA 传输计时
回传数据	8 B / 帧	2 个 32 bit 数；仅适用于峰值特征

1.5 主要创新点

① 提出 PS 软件定义信号源与 PL 专用频谱计算的协同划分，提升测试灵活性。② 将频点特征提取前置至 FPGA，只回传峰值索引与幅值，使原本 32768 B 的数据回传降低为 8 B。③ 采用 AXI4-Stream FIFO 对握手长路径进行时序隔离。④ 用 Q15 定点和泰勒级数近似实现实时加窗，为无 ROM 查表实现提供可验证的工程思路。

1.6 设计流程

需求分解 → DDS+FFT 基线验证 → 发现数据异常与时序风险 → 设计 PS/PL 分工 → 搭建 DMA + FIFO + 汉明窗 + FFT + 峰值检测链路 → RTL 仿真 → Python 黄金模型比较 → Vivado 综合布局与时序分析 → PYNQ-Z2 板级测试 → 整理工程和大模型协作复盘。

第二部分　系统组成及功能说明

2.1 整体介绍

作品基于 Zynq SoC 内部处理系统（Processing System, PS）与可编程逻辑（Programmable Logic, PL）协同运行的计算模型。PS 侧通过 Jupyter Notebook 运行 Python，按指定采样率和频率生成数字 IQ 帧，并使用 PYNQ 的分配接口创建 DMA 缓冲区；PL 侧负责持续处理送入的 AXI4-Stream 数据。DMA 的 MM2S 通道负责将外部存储器内的输入帧搬运至 FPGA，S2MM 通道负责将硬件提取的最终特征写回存储器。

以单帧 8192 点为例，输入帧按每点 32 bit 存放：低 16 bit 为 I，高 16 bit 为 Q。经过 FIFO 缓冲后，实时汉明窗在时域对采样值加权，FFT 模块完成离散频谱变换；峰值检测模块遍历 FFT 输出、比较模平方，并根据 TLAST 帧尾信号完成状态切换。处理结果不再包含完整波形，而是两个 32 bit 的频域特征值。




图 2-1　PS/PL 协同频谱分析系统总体架构

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件平台选用 PYNQ-Z2，核心为 XC7Z020 系列 Zynq SoC。PS 端提供 ARM Cortex-A9 处理能力和 Linux 环境，PL 端负责可定制、具有时序确定性的信号处理电路。系统采用 Vivado Block Design 组装 AXI DMA、AXI4-Stream FIFO 与 FFT IP，并结合 Verilog 实现窗函数与峰值检测模块。该作品依赖现成开发板验证数字信号处理能力，未依据原报告认定存在自制主控板或独立射频采样板。




图 2-2 Vivado Block Design 工程连接图

2.2.2 机械设计介绍

本作品属于基于商业开发板的数字信号处理原型验证，没有单独进行机箱、机械传动、结构件或 CAD 设计。硬件安装形式为开发板、电源/数据线和运行 Jupyter 的上位计算机组合。现有材料中已提供板级系统整体照片，未提供专门的 45° 机械外观或自制结构图，因此该部分按照实际完成情况说明。

2.2.3 电路各模块介绍

（1）AXI DMA 高速数据通路

DMA 配置为 Direct Register 模式，启用 MM2S 和 S2MM 通道。MM2S 将 PS 端准备的 8192 个 32 bit IQ 字搬运至流式输入端；S2MM 将完成处理后的两个结果字搬运回 PS。原报告记载 Buffer Length Register 宽度设为 23 bit，Max Burst Size 设为 256，以便为较大数据帧提供长度配置范围。DMA 的一帧输入理论大小为 8192 × 4 = 32768 B。




图 2-3 AXI DMA IP 主要接口

（2）实时汉明窗加权单元

对有限长度采样帧直接进行 FFT 时，信号在截断边界可能产生频谱泄漏。汉明窗采用 $w[n] = 0.54 - 0.46\cos(2\pi n/(N-1))$ 对样本施加平滑权重。作品选取定点数和泰勒多项式近似方法实现可综合逻辑，并通过多级寄存器控制组合逻辑深度。需要强调：有限阶泰勒展开的误差与自变量范围及范围归约有关，报告仅提供了边缘值仿真证据，仍需对 8192 个窗系数与软件参考值进行逐点误差评估，才能证明全帧窗函数精度。




图 2-4 自研汉明窗模块 RTL 接口

（3）FFT 流水式频域变换

采用 Xilinx FFT IP 实现 8192 点频域分析。原报告配置模式为 Pipelined Streaming I/O，块浮点缩放用于缓和中间数据幅值变化，自然顺序输出有利于后续按点序寻找主峰。FFT 单元接收加窗后的 32 bit 复数数据并持续输出相应频域样本。采样率为 100 MHz 时，频率分辨率为 $\Delta f = 100\ \text{MHz} / 8192 \approx 12.207\ \text{kHz}$；对 10 MHz 输入，目标点序约为 819.2。




图 2-5 Xilinx FFT IP 核接口

（4）峰值检测状态机与特征压缩

自研 peak_detect.v 对 FFT 输出逐点进行模平方比较，比较量为 $I^2 + Q^2$。当检测到帧尾 TLAST 后，状态机进入结果发送过程，依次回传峰值索引与峰值幅值。原报告给出了四态实现，按源码语义分别对应“接收/比较—发送索引—发送幅值—复位准备下一帧”。相比让 PS 端读取全部频谱，该方式将每帧 32768 B 降至 8 B，数据回传量比值为 4096:1，但不保留其他频点信息，因此不支持在不修改逻辑的情况下直接重建完整频谱。




图 2-6 自研峰值检测模块 RTL 接口

（5）AXI4-Stream FIFO 时序隔离

AXI4-Stream 协议通过 TVALID/TREADY 的同步握手确定数据传递是否成功，TLAST 标记帧尾。初始设计中，跨模块的 TREADY 信号可能经过多级组合逻辑传播，降低高主频时序收敛的余量。团队在链路关键节点插入深度 1024 的 AXI4-Stream Data FIFO，以缓冲数据并缩短直接组合反馈路径。FIFO 不是任意设计都能自动消除违例，仍需结合 IP 具体配置、时钟域和最终 Timing Summary 验证结果。




图 2-7 AXI4-Stream FIFO IP 模块接口

2.3 软件系统介绍

2.3.1 软件整体介绍

软件(vivado2024,1)运行于 PYNQ-Z2 的 PS/Linux 端，以 Python 为控制入口。其工作包含：加载 bitstream 与硬件描述文件、获取 DMA 通道、生成 IQ 时域样本、打包有符号数、申请连续物理内存缓冲、发起双向 DMA、等待传输完成、解析频域特征，并按 Δf = fs/N 将索引转换为估计频率。Notebook 同时用 NumPy 构建汉明窗和 FFT 黄金模型，用于观察软件理论频谱形态。

软件模块	输入	输出 / 职责
配置与初始化	bit/hwh、N、fs、输入频率	加载 Overlay，获取 DMA，设定测试参数
时域信号生成	N、fs、f0、幅值	I/Q 两路 int16 采样序列
缓冲区封装	I/Q 序列	uint32[N] 输入帧，uint32[2] 接收缓冲区
DMA 通信	连续缓冲区、通道状态	MM2S 发送及 S2MM 接收
结果解析	峰值索引、峰值幅值	频率估计及终端 / 图形化显示
黄金模型	原始时域样本、窗口系数	np.fft.fft 的主峰与谱形对照

2.3.2 软件各模块介绍

信号生成阶段在采样时刻 t=n/fs 上计算测试波形，原报告的板级测试代码设置 I[n]=round(30000sin(2π×10 MHz×t))、Q[n]=0。经 int16 量化后，按高 16 位 Q、低 16 位 I 拼接为 uint32 输入缓冲。为配合硬件仅回传两项特征，输出缓冲区固定申请两个 uint32 单元。

```
N = 8192
fs = 100e6
t = np.arange(N) / fs
i_data = (np.sin(2*np.pi*10e6*t)*30000).astype(np.int16)
q_data = np.zeros(N, dtype=np.int16)
input_buffer[:] = (q_data.astype(np.uint32)<<16) | (i_data.astype(np.uint32)&0xFFFF)
```

通道启动阶段，团队在已有实验环境中通过 stop()、start() 重新初始化 DMA 通道，再依次发起发送与接收传输并等待完成。这样的调用方式来自报告示例，不应作为任何运行状态下都可安全调用的通用规则：实际部署需要先检查通道是否忙、上一帧是否正常完成，以及硬件侧是否正确产生 TLAST。

```
dma.recvchannel.stop(); dma.recvchannel.start()
dma.sendchannel.stop(); dma.sendchannel.start()
dma.sendchannel.transfer(input_buffer)
dma.recvchannel.transfer(output_buffer)
dma.sendchannel.wait(); dma.recvchannel.wait()
peak_index = output_buffer[0] & 0xFFFF
detected_freq = peak_index * (fs / N) / 1e6
```

黄金模型验证阶段，可以用 NumPy 对同一批输入样本执行 np.hamming 与 np.fft.fft，比较软件主峰与硬件返回频点。由于“硬件只回传两项特征”，黄金模型完整频谱图不能当作 FPGA 每点频谱已经被回传的证据。

第三部分　完成情况及性能参数

3.1 整体介绍

团队在 PYNQ-Z2 开发板上完成了数字基带频点检测原型。实测流程包括：通过 Jupyter Notebook 加载 PL 硬件镜像、生成 IQ 数据、触发 DMA、解析两项返回数据并观察频率估计；同时使用 RTL 仿真和软件 FFT 对照验证关键模块行为。原报告给出开发板与笔记本电脑组成的测试现场图，能够证明完成了板级连接及软件运行演示。




图 3-1　PYNQ-Z2 开发板及 Notebook 测试现场

3.2 工程成果

3.2.1 机械成果

无独立机械加工结构。测试系统沿用 PYNQ-Z2 开发板的现有 PCB 与接口，配合电源、数据线和电脑进行测试。

3.2.2 电路成果

完成 RTL 自研模块与通用 FPGA IP 的整体连接，形成可加载到 PYNQ 平台的 PL 计算路径。汉明窗 RTL 仿真给出了定值输入经过窗函数边缘系数衰减后的数据变化；峰值检测 RTL 仿真展示了帧尾后输出峰值索引与幅值的时序。Vivado 工程生成了布局布线平面图，能够展示逻辑实现状态。




图 3-2 汉明窗模块 RTL 仿真




图 3-3 峰值检测模块 RTL 仿真

3.2.3 软件成果

软件方面已具备参数化 10 MHz 正弦信号生成、IQ 样本打包、DMA 双向传输、峰值索引解析和 Notebook 结果展示能力；同时借助 NumPy 计算 Python 黄金模型频谱。软件黄金模型展示了目标频点附近的显著谱峰，为硬件峰值结果的解释提供参考。




图 3-4 Python 单频时域输入波形

```
========== Python 软件黄金模型仿真结果 ==========
📊 峰值索引: 819
📊 峰值幅度: 64270496.78
🎯 峰值频率: 9.998 MHz
✅ 与理想 10 MHz 的误差: 0.002441 MHz
```




图 3-5 Python 黄金模型 10 MHz 频谱

```
正在加载带汉明窗的硬件平台...
✅ 带汉明窗的硬件平台加载成功!
✅ 成功获取 DMA 控制器!
⏳ 正在将信号发送给 FPGA 的加窗+FFT流水线...
🚀 纯硬件处理耗时（含汉明窗）: 1.776 ms
📊 硬件捕获的峰值索引: 819
📊 硬件捕获的峰值幅值: 1244356469
🎯 硬件计算出的峰值频率: 9.998 MHz
✅ 完美！带窗硬件准确检测到了 10 MHz 信号!
```




图 3-6 Jupyter 板级运行结果截图

3.3 特性成果与性能参数

验证对象	材料记录	结论范围
汉明窗边缘衰减	输入 4096，边缘输出 328	证明所展示测试点的加权行为；全帧系数误差需补测
峰值状态机	仿真索引 0x334（十进制 820）	证明 RTL 有结果输出；与板测索引 819 尚需对齐
板级频点检测	10 MHz 输入，约 9.998 MHz 检测	根据报告一次板测结果
程序计时	1.776 ms	Python perf_counter 包围 DMA transfer/wait；不能直接视为纯 FFT 计算延迟
回传量	2×32 bit = 8 B	为峰值特征字段，不等同完整频谱数据
时序与运行表现	报告称 FIFO 隔离后板测功能稳定	初期异常得到改善；完整约束覆盖仍以最终报告为依据

采样率与频点映射：当 fs=100 MHz、N=8192 时，单个 FFT 频点间隔为 100,000,000/8192 = 12207.03125 Hz。如果硬件返回索引 819，则对应约 9.99756 MHz，显示三位小数时即 9.998 MHz；其与 10 MHz 的差值约 2.44 kHz。原报告写作 0.002 MHz 属于三位小数级近似。

3.4 设计优化前后对照与资源评估

对比项目	优化前：DDS+FFT 思路	优化后：PS/PL 协同实现	对照类型
测试信号来源	硬件 DDS 产生，变更需处理 PL 配置	PS Python 配置频率和幅值，经 DMA 输入	功能/流程对照
流水线连接	直接模块握手存在长路径风险	采用 AXI4-Stream FIFO 缓冲隔离	结构对照
频谱数据回传	若回传全帧 8192×4 B，为 32768 B	只回传索引+幅值 8 B	理论数据量比 4096:1
10 MHz 测试结果	基线阶段曾出现异常结果，缺乏有效可比数据	报告记录频点 9.998 MHz	板级功能对照
计时与吞吐	纯硬件 3.112ms	报告记录 Python 计时 1.776 ms	JupterNotebook 网页对比
LUT / FF / DSP / BRAM	LUT：使用 9400，总量 53200，利用率 17.67% FF：使用 14553，总量 106400，利用率 13.68% BRAM：使用 32.50，总量 140，利用率 23.21% DSP：使用 33，总量 220，利用率 15.00%	LUT：使用 9455，总量 53200，利用率 17.77% LUTRAM：使用 1834，总量 17400，利用率 10.54% FF：使用 14364，总量 106400，利用率 13.50% BRAM：使用 31.50，总量 140，利用率 22.50% DSP：使用 32，总量 220，利用率 14.55% BUFG：使用 1，总量 32，利用率 3.13%	Report Utilization




图 3-7 FPGA Floorplan 布局布线截图

3.5 物理实现图的作用与证据边界

Floorplan 反映逻辑资源的空间分布和 Vivado 实现阶段对设计的布局结果。对于含 FFT IP、DMA 与多级数据缓冲的流式设计，评估重点并非“某个区域是否颜色密集”，而是模块连接与实际约束是否一致、关键数据通路是否完成布线、可编程逻辑是否具备足够的资源余量。

第四部分　总结

4.1 可扩展之处

后续可进一步引入 OFDM、QAM 及多音测试序列，扩展为多峰检测与频谱统计；接入 ADC 或射频前端，构建从实际模拟信号到数字频谱的完整测量链路；针对汉明窗泰勒近似开展全帧 Q15 误差分析，并对比 ROM 系数查表实现；追加 ILA 在线采样、连续帧吞吐率和资源占用统计，完善时序与性能证据；针对异常 DMA 状态建立可恢复的初始化与超时机制，并发布可复现的工程脚本及版本说明。

4.2 心得体会

本项目最重要的工程经验是：算法功能正确只是硬件系统稳定工作的必要条件，数据格式、流式握手、时序约束与平台调度同样决定最终结果。团队初期采用 DDS+FFT 的纯硬件设计，遇到输出异常与 TREADY 长路径等问题后，逐步认识到异构系统需要合理分配“控制与灵活配置”和“确定性高速计算”。由 PS 端生成数据、PL 端完成流式 FFT 和峰值搜索，是一次从局部模块修复到整体架构优化的转变。

调试过程中，团队建立了从 RTL 仿真到 Python 黄金模型，再到 Vivado 实现和开发板测试的多层验证流程。通过观察符号位处理、TLAST 帧边界、FIFO 插入前后的握手行为以及软件 DMA 缓冲区的实际长度，逐步形成了工程化问题定位方法。对于更高标准的竞赛提交，还需要把代码版本、测试条件、软件计时范围和最终时序报告绑定到同一批可复现实验记录，避免因文字叙述与证据细节不一致而影响可信度。

4.3 DeepSeek 大模型协作开发与团队验证

在研发阶段，团队将 DeepSeek 用作工程结对助手，主要用于解释 AXI-Stream 握手时序、讨论 Verilog 有符号数错误、判断 Vivado 仿真中间文件是否应提交以及评估软件定义的 PS/PL 架构。AI 提供的是分析假设、重构建议和工程规范提示；实际取舍、RTL 修改、综合布局与板级验证均由团队完成。下表概括四类协作，附录 A 载有根据团队提供内容整理的提示词、建议、行动和验证范围。

协作案例	提出的问题	团队后续行动
AXI-Stream 时序	TREADY 拉低、异常 DMA 数据	检查 Timing Summary；插入 1024 深度 FIFO
有符号补码运算	峰值索引异常、负值平方误判	显式 signed 声明；检查乘法位宽

协作案例	提出的问题	团队后续行动
仓库工程化	xsim 文件近 830 MB 是否提交	清理仿真缓存，保留源码/约束/必要生成文件
SDR 架构选型	固定 DDS 信号源修改不便	PS Python 生成 IQ，PL 负责 FFT 与峰值检测

4.4 工程审慎性与待核验项目

- 峰值索引：原报告 RTL 仿真显示 820，而板级 9.998 MHz 对应索引约 819。需复核计数器起始点、TVALID/TREADY 同时握手及 TLAST 延迟。
- 汉明窗近似：四阶泰勒多项式在未经范围归约的完整 [0,2π] 区间误差可能较大，不能只凭单个边缘系数仿真判断全帧窗系数合格。
- 时间与速率：1.776 ms 来自 Python DMA 操作范围的计时；100 MSPS 为设计条件。持续吞吐能力和纯 PL 计算时延需补测。
- 仓库交付：源代码之外，应提供生成 bitstream 所需脚本/IP 参数/工具版本等信息；

第五部分　参考文献

[1] AMD Xilinx. Zynq-7000 SoC Technical Reference Manual [M]. 2021.

[2] AMD Xilinx. Fast Fourier Transform v9.1 LogiCORE IP Product Guide [M]. 2021.

[3] AMD Xilinx. AXI DMA v7.1 LogiCORE IP Product Guide [M]. 2021.

[4] ARM. AMBA AXI and ACE Protocol Specification [M]. 2020.

[5] Crockett L H, Elliot R A, Enderwitz M A, et al. The Zynq Book: Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 SoC [M]. Glasgow: Strathclyde Academic Media, 2014.

[6] Proakis J G, Manolakis D G. Digital Signal Processing: Principles, Algorithms, and Applications [M]. 4th ed. Pearson, 2007.

[7] Oppenheim A V, Schafer R W. Discrete-Time Signal Processing [M]. 3rd ed. Pearson, 2010.

[8] Harris F J. On the use of windows for harmonic analysis with the discrete Fourier transform [J]. Proceedings of the IEEE, 1978, 66(1): 51-83.

[9] AMD Xilinx. Vivado Design Suite User Guide: Designing with IP [M]. 2021.

[10] PYNQ Project. PYNQ: Python Productivity for Zynq [EB/OL]. http://www.pynq.io/.

附录 A DeepSeek 协作开发记录

以下四则案例根据团队提供的提示词、AI 建议概述、行动及验证结果整理。格式用于呈现大模型如何参与问题定位与方案比较，既不意味着 DeepSeek 自动执行了 Vivado 操作，也不代表这些文字已经与平台原始聊天日志逐字校验。

A.1 案例一：AXI-Stream TREADY 时序问题

问题与场景：初期 DDS+FFT 纯硬件链路在 100 MHz 下出现全 0、65530 等异常输出。团队曾首先怀疑 RTL 运算错误。

团队提供的提示词："我的 Zynq 系统在 100MHz 时钟下跑 FFT 和 DMA 时，数据全是 0，看波形发现 TREADY 信号一直拉低。请问 AXI-Stream 的长流水线为什么容易发生时序死锁？在不降频的情况下怎么解决？"

模型反馈摘要：DeepSeek 提出检查跨模块 TREADY 组合路径、Setup Time 及缓冲结构；建议使用 FIFO 或寄存器切分直接握手路径。

团队自主实施：团队在 Vivado 中查看 Timing Summary，识别握手关键路径的问题，并在关键节点插入深度为 1024 的 AXI4-Stream FIFO，重新综合、布局布线和板测。

验证情况：团队记录模块修改后输出趋于稳定，部分时序统计中的 Failing Endpoints 为 0；对最终完整时序状态仍需配合相关报告复核。

> **说明 |** 可复用条件及边界：FIFO 是可复用的握手隔离手段，并非"任何跨 3 个 IP 必须插 FIFO"的通用定理；应通过完整时序检查、时钟约束与 ILA 数据确认结果。

A.2 案例二：Verilog signed/补码位宽错误

问题与场景：硬件峰值检测模块出现索引异常，怀疑 FFT 复数输出的符号位参与平方时被错误解释。

团队提供的提示词："Verilog 里计算复数模平方 (I^2 + Q^2)，I 和 Q 是 16 位有符号补码，为什么负数算出来的结果比正数还大？"

模型反馈摘要：DeepSeek 建议显式声明 signed，检查乘法操作数的位宽、表达式提升规则和结果截断方式。

团队自主实施：团队调整 Verilog 中输入与中间变量的有符号声明，并关注乘法输出宽度与流水线寄存器。

验证情况：团队记录 RTL 行为改善；板级单频结果约 9.998 MHz。需要注意原始 RTL 仿真显示索引 820，与板级索引 819 不一致。

> **说明 |** 可复用条件及边界：应做负数、最小负数、满量程及边界输入的定向测试；I^2+Q^2 的位宽与溢出需明确采用 unsigned 还是扩展累加。

A.3 案例三：Vivado 工程仓库清理

问题与场景：赛前工程打包时发现 xsim 生成的约 830 MB 临时文件，担心上传失败。

团队提供的提示词："我进到了 Vivado 的 xsim 文件夹，看到里面有个 tb_peak_detect_behav 文件有 830,490 KB，这要提交吗？"

模型反馈摘要：DeepSeek 指出该文件可能为仿真数据库/缓存，不应代替源码及必要构建资产直接提交。

团队自主实施：团队清理 xsim 中间缓存，优先保留自研 Verilog 源码、XDC、关键 IP 配置、运行所需 bit/hwh 与结果截图。

验证情况：团队陈述压缩包体积下降、文件组织更清晰；本次未提供打包前后实际大小或仓库清单。

说明 | 可复用条件及边界："不交大型缓存"不等于"仅交 .v/.xdc/.bit/.hwh 就能完整复现"；可重建工程通常还需 Tcl 脚本、IP 参数和软件环境版本。

A.4 案例四：SDR 异构协同架构选型

问题与场景：DDS 固定测试源更改频率需修改 PL 配置，团队希望减少重复综合并提升信号激励灵活性。

团队提供的提示词："如何利用 Zynq 的 PS 端和 PL 端特性，做一个可以动态改变输入频率的频谱分析仪？现有的纯硬件方案怎么改？"

模型反馈摘要：DeepSeek 提出 PS 端通过 Python 动态产生 IQ，DMA 注入 PL；PL 保持汉明窗、FFT 与峰值搜索的并行处理。

团队自主实施：团队重构为 PYNQ 驱动的 PS/PL 分工架构，并将频域特征提取前置到 PL，缩减返回数据量。

验证情况：原报告记载 10 MHz 输入、9.998 MHz 频率估计与 1.776 ms 单次计时，证明当前单频场景的基本实现。

说明 | 可复用条件及边界：改变信号参数无需重新综合是该架构的优势；多调制、多载波或真实射频场景仍需新增测试，不能由单频结果外推。

附录 B　可复用工程技能与复现清单

以下内容从本作品的调试经验抽象为可迁移工程步骤，适合作为团队工程仓库 skill/README 的内容，而不是在不同器件和协议配置下无条件成立的断言。

技能项	触发条件	建议复现步骤	输出证据
AXI 流握手定位	DMA 卡住、TREADY 长低、时序异常	采集握手波形→定位关键路径→检查 FIFO/寄存器→复跑时序与板测	关键路径截图、ILA 波形、最终 Timing Summary
定点窗函数核验	窗系数异常或频谱泄漏	建立 np.hamming 参考→逐点比较 RTL→统计最大绝对误差/均方误差	全帧 8192 点误差表与仿真波形
模平方峰值提取	峰值错位或数据溢出	定向测试负值和极限值→检查 signed 与扩展→核对 TLAST→对齐索引	测试向量、RTL 波形和索引映射表
DMA 软件稳态运行	通道未启动/等待超时	查询通道状态→确认帧长度→正确初始化→加入超时/错误日志	程序日志、输入输出缓冲区与传输字节数
工程包可复现性	仓库过大或仅能在原机运行	清理 cache→保存源码和版本→导出 Tcl/IP 配置→异机重建	README、构建脚本、环境与校验文件

B.1 从零开始的复现操作说明

步骤一：在 PYNQ-Z2 的 Zynq-7020 环境中准备 Vivado 工程和 PYNQ/Linux 运行环境，统一记录 Vivado、PYNQ 与 Python/NumPy 版本。现有报告未提供确切软件版本，因此实际复现必须以队伍打包的版本文件为准。

步骤二：导入 RTL 文件、XDC 与可重建的 IP 配置，按“DMA → FIFO → 汉明窗 → 8192 点 FFT → 峰值检测 → FIFO → DMA”的链路建立 Block Design，核对 100 MHz 时钟、复位及 AXI4-Stream 信号连接。

步骤三：先独立运行汉明窗和峰值检测的 RTL testbench。对输入 4096 的边缘数据观察衰减行为；对 FFT 频谱测试向量核验模平方比较和 TLAST 后的结果输出，并将输出索引与测试向量逐一核对。

步骤四：综合、实现并检查约束与 Timing Summary；确认工程能生成可加载 bitstream，再将 .bit 与匹配的 .hwh 文件放入板端 Notebook 可访问的位置。若 IP 参数或连接改变，应重新生成成对的硬件文件。

步骤五：运行 PS 端 Python 程序，设置 N=8192、fs=100 MHz、目标频率 10 MHz；使用 pynq.allocate 分配 8192 个 uint32 输入单元及两个 uint32 输出单元。输入格式为高 16 bit Q、低 16 bit I。

步骤六：初始化 DMA 后执行 MM2S/S2MM 双向收发，等待完成并解析峰值索引与幅值，使用 f=peak_index×fs/N 计算频率。与软件 np.hamming、np.fft.fft 的单频峰值进行对照，并保留 Notebook 控制台输出、板级现场照片与报告截图。

步骤七：记录测试的输入样本、bit/hwh 校验值、工程版本、输出峰值和计时范围，重新运行至少多次以确认重复性；遇到 DMA 不完成时优先核查流接口握手、TLAST 和输出缓冲区长度。